

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年11月27日

出 願 番 号

Application Number:

特願2002-344225

[ST.10/C]:

[JP2002-344225]

出 願 人 Applicant(s):

株式会社東芝

2003年 5月23日

特許庁長官 Commissioner, Japan Patent Office



特2002-344225

【書類名】

特許願

【整理番号】

A000203723

【提出日】

平成14年11月27日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 21/00

【発明の名称】

半導体装置及びその製造方法

【請求項の数】

15

【発明者】

【住所又は居所】

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】

清利 正弘

【特許出願人】

【識別番号】

000003078

【氏名又は名称】

株式会社 東芝

【代理人】

【識別番号】

100058479

【弁理士】

【氏名又は名称】

鈴江 武彦

【電話番号】

03-3502-3181

【選任した代理人】

【識別番号】

100084618

【弁理士】

【氏名又は名称】

村松 貞男

【選任した代理人】

【識別番号】

100068814

【弁理士】

【氏名又は名称】

坪井 淳

【選任した代理人】

【識別番号】

100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【選任した代理人】

【識別番号】

100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠 .

【選任した代理人】

【識別番号】

100070437

【弁理士】

【氏名又は名称】 河井 将次

【手数料の表示】

【予納台帳番号】 011567

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】

明細書・

【発明の名称】

半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】

半導体基板と、

前記半導体基板の上方に形成されたものであって、第1の電極と、第1の電極の下方に設けられた第2の電極と、第2の電極の下方に設けられた第3の電極と、第1の電極と第2の電極の間に設けられた第1の誘電体膜と、第2の電極と第3の電極の間に設けられた第2の誘電体膜とを含むキャパシタ構造と、

前記キャパシタ構造を覆い、前記第1の電極に達する第1の穴と、前記第2の 電極に達する第2の穴と、前記第3の電極に達する第3の穴とを有する絶縁膜と

前記第1の穴に埋め込まれた部分及び前記第3の穴に埋め込まれた部分を有し、前記第1の電極と前記第3の電極を電気的に接続する第1の導電性接続部と、第1の導電性接続部から離間し、前記第2の穴に埋め込まれた部分を有する第2の導電性接続部と、

を備えたことを特徴とする半導体装置。

【請求項2】

前記第2の電極の外縁は、前記半導体基板の主面と平行な方向において前記第 1の電極の外側に位置し、

前記第3の電極の外縁は、前記半導体基板の主面と平行な方向において前記第 2の電極の外側に位置する

ことを特徴とする請求項1に記載の半導体装置。

【請求項3】

前記第1の電極を囲むリング状電極をさらに備えた ことを特徴とする請求項1に記載の半導体装置。

【請求項4】

前記第1の誘電体膜の外縁及び前記第2の電極の外縁は、前記リング状電極の 外縁に整合している ことを特徴とする請求項3に記載の半導体装置。

【請求項5】

前記第3の電極の外縁は、前記第2の誘電体膜の外縁に整合している ことを特徴とする請求項4に記載の半導体装置。

【請求項6】

前記第1の電極、第2の電極及び第3の電極は、同一材料で形成されている ことを特徴とする請求項1に記載の半導体装置。

【請求項7】

前記第1の誘電体膜及び第2の誘電体膜は、同一材料で形成されている ことを特徴とする請求項1に記載の半導体装置。

【請求項8】

前記キャパシタ構造はさらに、前記第3の電極の下方に設けられた第4の電極 と、第3の電極と第4の電極の間に設けられた第3の誘電体膜とを含み、

前記絶縁膜はさらに、前記第4の電極に達する第4の穴を有し、

第2の導電性接続部はさらに、前記第4の穴に埋め込まれた部分を有する ことを特徴とする請求項1に記載の半導体装置。

【請求項9】

前記キャパシタ構造はさらに、前記第4の電極の下方に設けられた第5の電極 と、第4の電極と第5の電極の間に設けられた第4の誘電体膜とを含み、

前記絶縁膜はさらに、前記第5の電極に達する第5の穴を有し、

第1の導電性接続部はさらに、前記第5の穴に埋め込まれた部分を有する ことを特徴とする請求項8に記載の半導体装置。

【請求項10】

前記半導体基板と前記キャパシタ構造との間に設けられた配線層をさらに備え た

ことを特徴とする請求項1に記載の半導体装置。

【請求項11】

半導体基板の上方に、第1の導電膜と、第1の導電膜の下方に設けられた第2 の導電膜と、第2の導電膜の下方に設けられた第3の導電膜と、第1の導電膜と 第2の導電膜の間に設けられた第1の誘電体膜と、第2の導電膜と第3の導電膜 の間に設けられた第2の誘電体膜とを含む積層膜を形成する工程と、

前記積層膜をパターニングして、前記第1の導電膜で形成された第1の電極、 前記第2の導電膜で形成された第2の電極及び前記第3の導電膜で形成された第 3の電極を含むキャパシタ構造を形成する工程と、

前記キャパシタ構造を覆い、前記第1の電極に達する第1の穴と、前記第2の電極に達する第2の穴と、前記第3の電極に達する第3の穴とを有する絶縁膜を 形成する工程と、

前記第1の穴に埋め込まれた部分及び前記第3の穴に埋め込まれた部分を有し、前記第1の電極と前記第3の電極を電気的に接続する第1の導電性接続部と、第1の導電性接続部から離間し、前記第2の穴に埋め込まれた部分を有する第2の導電性接続部と、を形成する工程と、

を備えたことを特徴とする半導体装置の製造方法。

【請求項12】

前記キャパシタ構造を形成する工程は、

前記第1の導電膜をパターニングして、前記第1の電極及び第1の電極を囲む リング状導電部を形成する工程と、

前記第1の電極と前記リング状導電部の一部とを覆うマスクパターンを形成する工程と、

前記リング状導電部及び前記マスクパターンをマスクとして前記第1の誘電体膜をパターニングする工程と、

前記マスクパターンをマスクとして前記リング状導電部をパターニングしてリング状電極を形成する工程と、

前記パターニングされた第1の誘電体膜をマスクとして前記第2の導電膜をパターニングする工程と、

を含む

ことを特徴とする請求項11に記載の半導体装置の製造方法。

【請求項13】

前記キャパシタ構造を形成する工程は、

前記マスクパターンをマスクとして前記パターニングされた第1の誘電体膜を さらにパターニングする工程と、

前記パターニングされた第2の導電膜をマスクとして前記第2の誘電体膜をパ ターニングする工程と、

前記マスクパターンをマスクとして前記パターニングされた第2の導電膜をさらにパターニングして前記第2の電極を形成する工程と、

前記パターニングされた第2の誘電体膜をマスクとして前記第3の導電膜をパターニングして前記第3の電極を形成する工程と、

をさらに含む

ことを特徴とする請求項12に記載の半導体装置の製造方法。

【請求項14】

前記第1の電極、第2の電極及び第3の電極は、同一材料で形成されている ことを特徴とする請求項11に記載の半導体装置の製造方法。

【請求項15】

前記第1の誘電体膜及び第2の誘電体膜は、同一材料で形成されている ことを特徴とする請求項11に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置、特にキャパシタを有する半導体装置に関する。

[0002]

【従来の技術】

近年、RF回路等のアナログ回路とCMOS回路等のロジック回路を同一チップ内に集積化したLSIが検討されている。このようにロジック回路とともにアナログ回路が集積化されたLSIでは、それぞれの回路に要求されるキャパシタ特性を同時に満たす高性能のキャパシタを形成する必要がある。このような要求に対し、金属電極間に誘電体膜(絶縁膜)を挟んだMIM(Metal-Insulator-Metal)キャパシタを用いることが提案されている。

[0003]

また、上記のようなLSIにおいては、容量の大きなMIMキャパシタを作製する必要がある。しかしながら、容量を大きくすることは、キャパシタの占有面積の増大につながる。そこで、単位面積あたりの容量を増加させるために、複数の誘電体膜を積層した積層型のキャパシタを用いることが考えられる。

[0004]

積層型のキャパシタとしては、チップコンデンサが従来より広く知られている。図26は、チップコンデンサの一例を示したものである。このチップコンデンサは、電極401及び誘電体膜402を積層した後、積層構造の側部(エッジ部)にメッキ法等によって金属膜を形成することで得られる。

[0005]

なお、積層構造を有するチップコンデンサについては、例えば特許文献 $1 \sim 3$ に記載されている。

[0006]

一方、LSI内に単一の誘電体膜を有するMIMキャパシタを形成する場合には、通常、以下のような製造方法が用いられる。下部電極用の金属膜、誘電体膜及び上部電極用の金属膜を積層した後、これらの膜をパターニングして上部電極及び下部電極を形成する。上部電極と下部電極のパターニングには、別々のリソグラフィ工程が用いられる。これは、キャパシタの側壁に沿って流れるリーク電流を防止するためである。続いて、全面に層間絶縁膜を形成した後、上部電極及び下部電極に達するコンタクトホールを形成する。さらに、全面に配線用の金属膜を形成した後、この金属膜をパターニングして配線を形成する。すなわち、単一誘電体膜のMIMキャパシタを形成する場合には、上部電極形成用、下部電極形成用、コンタクトホール形成用及び配線形成用の4回のリソグラフィ工程が行われる。

[0007]

しかしながら、複数の誘電体膜を積層した積層型のキャパシタをLSI内に形成する場合には、積層膜数の増大にしたがってリソグラフィ工程数が大幅に増加する。したがって、必然的に製造工程の大幅な増加を招くことになる。

[0008]

また、図26に示したようなチップコンデンサの構造、すなわち積層構造のエッジ部に金属膜が形成された構造を、上述したLSI用のMIMキャパシタに適用した場合には、図27に示すような問題が生じる。すなわち、電極411及び誘電体膜412からなる積層構造のエッジ部が凸凹状となるため、エッジ部における段差被覆性が悪化する、エッジ部において電界集中が起きる、といった問題が生じる。そのため、キャパシタの信頼性の低下や歩留まりの低下等を招く。

[0009]

【特許文献1】

特開平4-293215号公報

[0010]

【特許文献2】

特開平4-334007号公報

[0011]

【特許文献3】

特開平4-356908号公報

[0012]

【発明が解決しようとする課題】

このように、アナログ回路とロジック回路を同一チップ内に集積化したLSIでは、高性能且つ大容量のキャパシタを、占有面積を増大させずに形成することが重要である。そのため、積層型のMIMキャパシタを用いることが考えられるが、信頼性が低下するといった問題や、製造工程が大幅に増加するといった問題が生じる。

[0013]

本発明は上記従来の課題に対してなされたものであり、キャパシタの単位面積 あたりの容量を増大させることができ、しかも信頼性の低下や製造工程の大幅な 増加を防止することが可能な半導体装置及びその製造方法を提供することを目的 とする。

[0014]

【課題を解決するための手段】

本発明に係る半導体装置は、半導体基板と、前記半導体基板の上方に形成されたものであって、第1の電極と、第1の電極の下方に設けられた第2の電極と、第2の電極の下方に設けられた第3の電極と、第1の電極と第2の電極の間に設けられた第1の誘電体膜と、第2の電極と第3の電極の間に設けられた第2の誘電体膜とを含むキャパシタ構造と、前記キャパシタ構造を覆い、前記第1の電極に達する第1の穴と、前記第2の電極に達する第2の穴と、前記第3の電極に達する第3の穴とを有する絶縁膜と、前記第1の穴に埋め込まれた部分及び前記第3の穴に埋め込まれた部分を有し、前記第1の電極と前記第3の電極を電気的に接続する第1の導電性接続部と、第1の導電性接続部から離間し、前記第2の穴に埋め込まれた部分を有する第2の導電性接続部と、を備えたことを特徴とするに埋め込まれた部分を有する第2の導電性接続部と、を備えたことを特徴とする

[0015]

本発明に係る半導体装置の製造方法は、半導体基板の上方に、第1の導電膜と、第1の導電膜の下方に設けられた第2の導電膜と、第2の導電膜の下方に設けられた第3の導電膜と、第1の導電膜と第2の導電膜の間に設けられた第1の誘電体膜と、第2の導電膜と第3の導電膜の間に設けられた第2の誘電体膜とを含む積層膜を形成する工程と、前記積層膜をパターニングして、前記第1の導電膜で形成された第1の電極、前記第2の導電膜で形成された第2の電極及び前記第3の導電膜で形成された第3の電極を含むキャパシタ構造を形成する工程と、前記キャパシタ構造を覆い、前記第1の電極に達する第1の穴と、前記第2の電極に達する第2の穴と、前記第3の電極に達する第3の穴とを有する絶縁膜を形成する工程と、前記第1の穴に埋め込まれた部分及び前記第3の穴に埋め込まれた部分を有し、前記第1の電極と前記第3の電極を電気的に接続する第1の導電性接続部と、第1の導電性接続部から離間し、前記第2の穴に埋め込まれた部分を有する第2の導電性接続部と、を形成する工程と、を備えたことを特徴とする。

[0016]

【発明の実施の形態】

以下、本発明の実施形態を図面を参照して説明する。

[0017]

[実施形態1]

本発明の第1の実施形態に係る半導体装置(アナログ回路とロジック回路を同一チップ内に集積化したLSI)の製造方法を、図1~図10を参照して説明する。本実施形態は、キャパシタの誘電体膜として2層の窒化シリコン膜を用いたものであり、容量密度4~5 f F/μ m² を実現可能である。

[0018]

まず、図1に示すように、シリコン基板101(半導体基板)上に素子分離領域102、ゲート電極103及び拡散領域104を形成する。続いて、層間絶縁膜105を全面に堆積し、さらに平坦化処理を行う。続いて、層間絶縁膜105にヴィアホールを形成し、さらにヴィアホール内に金属膜106を埋め込む。

[0019]

次に、上記構造上に多層配線構造を形成する。すなわち、金属配線108、109及び110、バリア層111、112及び113、層間絶縁膜114、115及び116、窒化シリコン膜107、117、118及び119等を形成する。金属配線108、109及び110は、層間絶縁膜114、115及び116内に銅などの金属膜を埋め込んだ後、ダマシン法によって形成される。バリア層111、112及び113は、金属配線108、109及び110の材料が層間絶縁膜114、115及び116中へ拡散するのを防止するためのものであり、例えばTiNなどを用いて形成される。

[0020]

以上のようにして、図1に示すような下部領域の構造が形成される。なお、図 2以後の工程については、説明の簡単化のため、図1に示した下部構造について は、窒化シリコン膜119以外は図示を省略する。

[0021]

図1に示した下部構造を形成した後、図2に示すように、窒化シリコン膜119上全面に、チタン(Ti)膜120、窒化チタン(TiN)膜121(第3の導電膜)、窒化シリコン(SiN)膜122(第2の誘電体膜)、窒化チタン膜123(第2の導電膜)、窒化シリコン膜124(第1の誘電体膜)及び窒化チタン膜125(第1の導電膜)を、順次形成する。窒化チタン膜121、123

及び125はPVD法で、窒化シリコン膜122及び124はPVD法又はプラ ズマCVD法で形成する。続いて、窒化チタン膜125上にフォトレジスト膜を 塗布した後、リソグラフィによりレジストパターン126(マスクパターン)を 形成する。

[0022]

次に、図3に示すように、レジストパターン126をマスクとして、窒化チタン膜125をRIE (Reactive ion etching)によってエッチングする。このとき、窒化シリコン膜のエッチングレートに対する窒化チタン膜のエッチングレートが十分大きい条件で、窒化チタン膜125をエッチングする。これにより、キャパシタの電極125a(第1の電極)と、電極125aから離間し、電極125aを囲むリング状導電部125bが形成される。図4は、本工程によって得られる電極125aとリング状導電部125bとの平面的な関係を示したものである。

[0023]

次に、図5に示すように、レジストパターン126をアッシング等により除去する。続いて、全面にフォトレジスト膜を塗布した後、リソグラフィによりレジストパターン127を形成する。このレジストパターン127は、電極125a全体及び電極125aとリング状導電部125bとの間の領域全体を覆い、且つリング状導電部125bの内縁を含む部分を覆うものである。本実施形態のMIMキャパシタは、数百ミクロン角と極めて大きいサイズであるため、このようなリソグラフィも容易に行うことができる。

[0024]

次に、図6に示すように、レジストパターン127及びリング状導電部125 bをマスクとして、RIEにより窒化シリコン膜124をエッチングする。この とき、窒化チタン膜のエッチングレートに対する窒化シリコン膜のエッチングレ ートが十分大きい条件でエッチングを行う。

[0025]

次に、図7に示すように、窒化シリコン膜のエッチングレートに対する窒化チ タン膜のエッチングレートが十分大きい条件で、窒化チタン膜をエッチングする 。これにより、窒化チタン膜125bは、レジストパターン127をマスクとしてエッチングされ、リング状電極125cが形成される。同時に、窒化チタン膜123は、窒化シリコン膜124のパターンをマスクとしてエッチングされる。

[0026]

次に、図8に示すように、RIEにより、窒化シリコン膜124、窒化チタン膜123、窒化シリコン膜122、窒化チタン膜121及びチタン膜120を、以下のようにしてエッチングする。

[0027]

まず、窒化チタン膜のエッチングレートに対する窒化シリコン膜のエッチングレートが十分大きい条件でエッチングを行う。これにより、窒化シリコン膜124は、レジストパターン127をマスクとしてエッチングされる。同時に、窒化シリコン膜122は、窒化チタン膜123のパターンをマスクとしてエッチングされる。

[0028]

続いて、窒化シリコン膜のエッチングレートに対する窒化チタン膜のエッチングレートが十分大きい条件でエッチングを行う。これにより、窒化チタン膜123は、レジストパターン127をマスクとしてエッチングされ、電極123a(第2の電極)が形成される。同時に、窒化チタン膜121は、窒化シリコン膜122のパターンをマスクとしてエッチングされ、電極121a(第3の電極)が形成される。また、このエッチング工程において、チタン膜120もエッチングされる。

[0029]

このようにして、窒化シリコン膜124のパターンの外縁及び電極123aの外縁がリング状電極125cの外縁に整合し、且つ、電極121aの外縁が窒化シリコン膜122のパターンの外縁に整合したキャパシタ構造が得られる。次に、アッシング等によりレジストパターン127を除去した後、全面に層間絶縁膜128を形成する。

[0030]

次に、図9に示すように、層間絶縁膜128上にフォトレジスト膜を塗布した

後、リソグラフィによりレジストパターン(図示せず)を形成する。続いて、このレジストパターンをマスクとして、RIEにより層間絶縁膜128、窒化シリコン膜122及び124をエッチングすることで、電極121a、123a及び125aに達するコンタクトホールを形成する。

[0031]

次に、上記各コンタクトホールを埋めるように、全面に金属膜を形成する。続いて、この金属膜上にフォトレジスト膜を塗布した後、リソグラフィによりレジストパターン(図示せず)を形成する。続いて、このレジストパターンをマスクとして、RIEにより金属膜をエッチングすることで、配線129a(第1の導電性接続部)及び配線129b(第2の導電性接続部)を、互いに離間するように形成する。電極121aと電極125aとは、配線129aによって電気的に接続される。

[0032]

以上のようにして、図9に示すように、下部構造上にキャパシタ構造等が形成された半導体装置が得られる。図10に、上述した工程によって得られる電極125aとリング状電極125cとの平面的な関係を示した。以後、保護膜の形成等が行われるが、ここではそれらについては省略する。

[0033]

図11は、本実施形態によって得られるキャパシタの等価回路を示したものである。すなわち、電極125a、誘電体膜124及び電極123aによってMI M構造を有する上層側のキャパシタ11が形成され、電極123a、誘電体膜122及び電極121aによってMIM構造を有する下層側のキャパシタ12が形成される。これらの2つのキャパシタ11及び12は並列接続されるため、単層キャパシタに比べて2倍の容量密度を有する積層キャパシタが得られる。

[0034]

以上のように、本実施形態によれば、積層キャパシタ構造を用いることで、単位面積あたり容量を増加させるができる。また、本実施形態におけるリソグラフィ工程数は4回であり、従来の単層キャパシタの場合と同じである。したがって、リソグラフィ工程数を増加させずに、キャパシタの単位面積あたりの容量を増

加させるができる。

[0035]

また、導電膜121、123及び125に同一の材料を用いるとともに、誘電体膜122及び124に同一の材料を用いることで、図6~図8における選択的なエッチング工程を容易かつ確実に行うことがことができる。したがって、上記リソグラフィ工程数の増加が抑制されるという効果が確実に得られる。

[0036]

また、本実施形態では、絶縁膜のコンタクトホール内に金属膜を埋め込むことで、導電性接続部129a及び129bが形成される。したがって、従来のようにキャパシタ構造の側部に配線が形成されないため、側部における断線や電界集中を防止することができ、信頼性や歩留まりを向上させることができる。

[0037]

また、電極123aのパターンの外縁が電極125aのパターンの外側に位置し、電極121aのパターンの外縁が電極123aのパターンの外側に位置している。したがって、電極パターンどうしがオーバーラップしていない領域に容易にコンタクトホールを形成することができる。

[0038]

さらに、本実施形態では、電極125aを囲むリング状電極125cが形成されているため、リング状電極125cのシールド効果によってクロストークを低減することが可能である。

[0039]

なお、本実施形態では誘電体膜として窒化シリコン膜、電極膜として窒化チタン膜を用いたが、他の膜を用いることも可能である。例えば、誘電体膜としては、アルミナ膜、タンタルオキサイド膜、ハフニウムオキサイド膜、或いはジルコニウムオキサイド膜等を用いることが可能である。電極膜としては、窒化タングステン膜、窒化タンタル膜、或いはTiN/AlCu/TiN積層膜等を用いることが可能である。

[0040]

[実施形態2]

本発明の第2の実施形態に係る半導体装置(アナログ回路とロジック回路を同一チップ内に集積化したLSI)の製造方法を、図12~図18を参照して説明する。本実施形態は、キャパシタの誘電体膜として4層のタンタルオキサイド膜を用いたものであり、容量密度10~18fF/μm²を実現可能である。なお、図12~図18において、実際には第1の実施形態の図1に示したような下部構造が形成されているが、説明の簡単化のため、窒化シリコン膜119以外は下部構造の図示は省略している。

[0041]

まず、図1に示した下部構造を形成した後、図12に示すように、窒化シリコン膜119上全面に、チタン膜201、窒化チタン膜202(第5の導電膜)、タンタルオキサイド膜203(第4の誘電体膜)、窒化チタン膜204(第4の導電膜)、タンタルオキサイド膜205(第3の誘電体膜)、窒化チタン膜206(第3の導電膜)、タンタルオキサイド膜207(第2の誘電体膜)、窒化チタン膜208(第2の導電膜)、タンタルオキサイド膜209(第1の誘電体膜)及び窒化チタン膜210(第1の導電膜)を、PVD法によって順次形成する。続いて、窒化チタン膜210上にフォトレジスト膜を塗布した後、リソグラフィによりレジストパターン211(マスクパターン)を形成する。

[0042]

次に、図13に示すように、レジストパターン211をマスクとして、窒化チタン膜210をRIEによってエッチングする。このとき、タンタルオキサイド膜のエッチングレートに対する窒化チタン膜のエッチングレートが十分大きい条件で、窒化チタン膜210をエッチングする。これにより、キャパシタの電極210a(第1の電極)と、電極210aから離間し、電極210aを囲むリング状導電部210bが形成される。なお、本工程によって得られる電極210aとリング状導電部210bとの平面的な関係は、第1の実施形態で示した図4と同様である。

[0043]

次に、図14に示すように、レジストパターン211をアッシング等により除去する。続いて、全面にフォトレジスト膜を塗布した後、リソグラフィによりレ

ジストパターン212を形成する。このレジストパターン212は、電極210 a及びリング状導電部210bを含む領域全体を覆うものである。

[0044]

次に、図15に示すように、レジストパターン212をマスクとして、タンタルオキサイド膜209、窒化チタン膜208、タンタルオキサイド膜207、窒化チタン膜206、タンタルオキサイド膜205及び窒化チタン膜204を、RIEによって順次エッチングする。これにより、キャパシタの電極204a(第4の電極)が形成される。

[0045]

次に、図16に示すように、レジストパターン212をアッシング等により除去する。続いて、全面にフォトレジスト膜を塗布した後、リソグラフィによりレジストパターン213を形成する。このレジストパターン213は、電極210 a 全体及び電極210 a とリング状導電部210 b との間の領域全体を覆い、且つリング状導電部210 b の内縁を含む部分を覆うものである。本実施形態のMIMキャパシタは、数百ミクロン角と極めて大きいサイズであるため、このようなリソグラフィも容易に行うことができる。

[0046]

次に、図17に示すように、レジストパターン213及びリング状導電部21 0 b をマスクとして、タンタルオキサイド膜209及び203を、RIEにより エッチングする。このとき、窒化チタン膜のエッチングレートに対するタンタル オキサイド膜のエッチングレートが十分大きい条件でエッチングを行う。

[0047]

次に、タンタルオキサイド膜のエッチングレートに対する窒化チタン膜のエッチングレートが十分大きい条件で、窒化チタン膜をエッチングする。これにより、窒化チタン膜210bは、レジストパターン213をマスクとしてエッチングされ、リング状電極210cが形成される。同時に、窒化チタン膜208は、タンタルオキサイド膜209のパターンをマスクとしてエッチングされる。また同時に、窒化チタン膜202は、レジストパターン213をマスクとしてエッチング工程グされ、電極202a(第5の電極)が形成される。また、このエッチング工程

において、チタン膜201もエッチングされる。

[0048]

次に、RIEにより、タンタルオキサイド膜209、窒化チタン膜208、タンタルオキサイド膜207及び窒化チタン膜206を、以下のようにしてエッチングする。

[0049]

まず、窒化チタン膜のエッチングレートに対するタンタルオキサイド膜のエッチングレートが十分大きい条件でエッチングを行う。これにより、タンタルオキサイド膜209は、レジストパターン213をマスクとしてエッチングされる。同時に、タンタルオキサイド膜207は、窒化チタン膜208のパターンをマスクとしてエッチングされる。

[0.050]

続いて、タンタルオキサイド膜のエッチングレートに対する窒化チタン膜のエッチングレートが十分大きい条件でエッチングを行う。これにより、窒化チタン膜208は、レジストパターン213をマスクとしてエッチングされ、電極208a(第2の電極)が形成される。同時に、窒化チタン膜206は、タンタルオキサイド膜207のパターンをマスクとしてエッチングされ、電極206a(第3の電極)が形成される。

[0051]

このようにして、タンタルオキサイド膜209のパターンの外縁及び電極208aの外縁がリング状電極210cの外縁に整合し、且つ、電極206aの外縁がタンタルオキサイド膜207のパターンの外縁に整合したキャパシタ構造が得られる。

[0052]

次に、図18に示すように、アッシング等によりレジストパターン213を除去した後、全面に層間絶縁膜214を形成する。続いて、層間絶縁膜214上にフォトレジスト膜を塗布した後、リソグラフィによりレジストパターン(図示せず)を形成する。続いて、このレジストパターンをマスクとして、RIEにより層間絶縁膜214、タンタルオキサイド膜203、205、207及び209を

エッチングすることで、電極202a、204a、206a、208a及び21 0aに達するコンタクトホールを形成する。

[0.0.53]

次に、上記各コンタクトホールを埋めるように、全面に金属膜を形成する。続いて、この金属膜上にフォトレジスト膜を塗布した後、リソグラフィによりレジストパターン(図示せず)を形成する。続いて、このレジストパターンをマスクとして、RIEにより金属膜をエッチングすることで、配線215a(第1の導電性接続部)及び配線215b(第2の導電性接続部)を、互いに離間するように形成する。配線215aによって電極202a、206a及び210aが電気的に接続され、配線215bによって電極204a及び208aが電気的に接続される。

[0054]

以上のようにして、図18に示すように、下部構造(図示せず)上にキャパシタ構造等が形成された半導体装置が得られる。以後、保護膜の形成等が行われるが、ここではそれらについては省略する。

[0055]

図19は、本実施形態によって得られるキャパシタの等価回路を示したものである。すなわち、電極210a、誘電体膜209及び電極208aによってMIM構造を有するキャパシタ21が、電極208a、誘電体膜207及び電極206aによってMIM構造を有するキャパシタ22が、電極206a、誘電体膜205及び電極204aによってMIM構造を有するキャパシタ23が、電極204a、誘電体膜203及び電極202aによってMIM構造を有するキャパシタ24が形成される。これらの4つのキャパシタ21、22、23及び24は並列接続されるため、単層キャパシタに比べて4倍の容量密度を有する積層キャパシタが得られる。

[0056]

上述した本実施形態の製造工程では、リソグラフィ工程数は5回であり、従来 の単層キャパシタのリソグラフィ工程数よりも1回多いだけである。したがって 、リソグラフィ工程数をほとんど増加させずに、キャパシタの単位面積あたりの 容量を増加させるができる。

[0057]

以上のように、本実施形態においても、第1の実施形態と同様の効果を得ることができる。すなわち、リソグラフィ工程数をほとんど増加させずに、キャパシタの単位面積あたりの容量を増加させるができる。また、エッジ部における断線や電界集中を防止することができ、信頼性や歩留まりを向上させることができる

[0058]

また、本実施形態では、リング状電極210cの他、リング状電極208c及び206cも形成されるため、これらのリング状電極210c、208c及び206cのシールド効果によってクロストークを低減することが可能である。

[0059]

なお、本実施形態では誘電体膜としてタンタルオキサイド膜、電極膜として窒化チタン膜を用いたが、他の膜を用いることも可能である。例えば、誘電体膜としては、窒化シリコン膜、アルミナ膜、ハフニウムオキサイド膜、或いはジルコニウムオキサイド膜等を用いることが可能である。電極膜としては、窒化タングステン膜、窒化タンタル膜、或いはTiN/AlCu/TiN積層膜等を用いることが可能である。

[0060]

[実施形態3]

本発明の第3の実施形態に係る半導体装置の製造方法を、図20~図25を参照して説明する。本実施形態は、FRAM用のキャパシタとして、多層構造のキャパシタを用いたものである。キャパシタの誘電体膜としてはPZT膜(Pb(Zr,Ti)O3膜)を用い、電極としてはPt膜を用いている。

[0061]

まず、図20に示すように、シリコン基板301上に素子分離領域302、ゲート電極303及び拡散領域304を形成する。続いて、層間絶縁膜305を全面に堆積し、さらに平坦化処理を行う。続いて、層間絶縁膜305内に、拡散領域304に接続されたビット線306及び拡散層領域304に接続されたコンタ

クトプラグ307を形成する。さらに、全面に層間絶縁膜308を形成する。

[0062]

次に、PVD法により、Pt膜309(第3の導電膜)、チタン膜310及びPZT膜311(第2の誘電体膜)を形成した後、RTO法によってPZT膜311を結晶化させる。続いて、PVD法により、Pt膜312(第2の導電膜)、チタン膜313及びPZT膜314(第1の誘電体膜)を形成した後、RTO法によってPZT膜314を結晶化させる。さらに、PZT膜314上に、Pt膜315(第1の導電膜)及びアルミナ膜316を形成する。

[0063]

次に、図21に示すように、アルミナ膜316上にフォトレジスト膜を塗布した後、リソグラフィによりレジストパターン317(マスクパターン)を形成する。次に、レジストパターン317をマスクとして、RIEにより、Pt膜315及びアルミナ膜316をエッチングする。これにより、キャパシタの電極315a(第1の電極)と、電極315aから離間し、電極315aを囲むリング状導電部315bが形成される。なお、本工程によって得られる電極315aとリング状導電部315bとの平面的な関係は、第1の実施形態で示した図4と同様である。

[0064]

次に、図22に示すように、レジストパターン317をアッシング等により除去する。続いて、全面にフォトレジスト膜を塗布した後、リソグラフィによりレジストパターン318は、電極315aの全体及び電極315aとリング状導電部315bとの間の領域全体を覆い、且つリング状導電部315bの内縁を含む部分を覆うものである。FRAMのキャパシタは、DRAMのキャパシタに比べてはるかに大きいサイズであるため、このようなリソグラフィ工程も容易に行うことができる。

[0065]

次に、図23に示すように、レジストパターン318及びリング状導電部31 5bをマスクとして、RIEにより、アルミナ膜316、PZT膜314及びチタン膜313をエッチングする。このとき、Pt膜のエッチングレートに対する のアルミナ膜316、PZT膜314及びチタン膜313のエッチングレートが 十分大きい条件でエッチングを行う。

[0066]

次に、PZT膜のエッチングレートに対するPt膜のエッチングレートが十分大きい条件でエッチングを行う。これにより、Pt膜315bは、レジストパターン318をマスクとしてエッチングされ、リング状電極315cが形成される。同時に、Pt膜312は、PZT膜314のパターンをマスクとしてエッチングされる。

[0067]

次に、図24に示すように、RIEにより、PZT膜314、チタン膜313、Pt膜312、PZT膜311、チタン膜310及びPt膜309を、以下のようにしてエッチングする。

[0068]

まず、Pt膜のエッチングレートに対するPZT膜及びチタン膜のエッチングレートが十分大きい条件でエッチングを行う。これにより、PZT膜314及びチタン膜313は、レジストパターン318をマスクとしてエッチングされる。同時に、PZT膜311及びチタン膜310は、Pt膜312のパターンをマスクとしてエッチングされる。

[0069]

続いて、PZT膜のエッチングレートに対するPt膜のエッチングレートが十分大きい条件でエッチングを行う。これにより、Pt膜312は、レジストパターン318をマスクとしてエッチングされ、電極312a(第2の電極)が形成される。同時に、Pt膜309は、PZT膜311のパターンをマスクとしてエッチングされ、電極309a(第3の電極)が形成される。次に、アッシング等によりレジストパターン318を除去した後、全面に層間絶縁膜319を形成する。

[0070]

次に、図25に示すように、層間絶縁膜319上にフォトレジスト膜を塗布した後、リソグラフィによりレジストパターン(図示せず)を形成する。続いて、

このレジストパターンをマスクとして、RIEにより層間絶縁膜319、アルミナ膜316、PZT膜314、チタン膜313、PZT膜311、チタン膜31 0及び層間絶縁膜308をエッチングすることで、電極315a、312a、3 09a及びコンタクトプラグ307に達するコンタクトホールを形成する。

[0071]

次に、上記各コンタクトホールを埋めるように、全面に金属膜を形成する。続いて、この金属膜上にフォトレジスト膜を塗布した後、リソグラフィによりレジストパターン(図示せず)を形成する。続いて、このレジストパターンをマスクとして、RIEにより金属膜をエッチングすることで、配線320a(第1の導電性接続部)及び配線320b(第2の導電性接続部)を、互いに離間するように形成する。電極315a、電極309a及びコンタクトプラグ307は、配線320aによって電気的に接続される。

[0072]

以上のようにして、図25に示すように、下部構造上にキャパシタ構造等が形成された半導体装置が得られる。以後、保護膜の形成等が行われるが、ここではそれらについては省略する。

[0073]

上述した本実施形態の製造工程では、リソグラフィ工程数は4回であり、従来の単層キャパシタのリソグラフィ工程数と同じである。したがって、リソグラフィ工程数を増加させずに、キャパシタの単位面積あたりの容量を増加させるができる。

[0074]

以上のように、本実施形態においても、第1の実施形態と同様の効果を得ることができる。すなわち、リソグラフィ工程数を増加させずに、キャパシタの単位 面積あたりの容量を増加させるができる。また、エッジ部における断線や電界集 中を防止することができ、信頼性や歩留まりを向上させることができる。

[0075]

なお、本実施形態では誘電体膜としてPZT膜、電極膜としてPt膜を用いたが、他の膜を用いることも可能である。例えば、誘電体膜としては、SrBi₂

 Ta_2O_9 膜、 $Bi_3Ti_4O_{12}$ 膜、チタン酸バリウム膜、 $(Bi,La)_3Ti_4O_{12}$ 膜等を用いることが可能である。電極膜としては、イリジウム膜、二酸化イリジウム膜、ルテニウム膜、二酸化ルテニウム膜、 $SrRuO_3$ 膜等を用いることが可能である。

[0076]

以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。

[0077]

【発明の効果】

本発明によれば、キャパシタの単位面積あたりの容量を増大させることができるとともに、半導体装置の信頼性や歩留まりを向上させることが可能となる。また、本発明によれば、製造工程を大幅に増加させることなく、キャパシタの単位面積あたりの容量を増大させることが可能となる。

【図面の簡単な説明】

【図1】

本発明の第1の実施形態に係る半導体装置の製造工程の一部を模式的に示した 断面図である。

【図2】

本発明の第1の実施形態に係る半導体装置の製造工程の一部を模式的に示した 断面図である。

【図3】

本発明の第1の実施形態に係る半導体装置の製造工程の一部を模式的に示した 断面図である。

【図4】

図3に示したパターンの形成領域を模式的に示した平面図である。

【図5】

本発明の第1の実施形態に係る半導体装置の製造工程の一部を模式的に示した 断面図である。

【図6】

本発明の第1の実施形態に係る半導体装置の製造工程の一部を模式的に示した 断面図である。

【図7】

本発明の第1の実施形態に係る半導体装置の製造工程の一部を模式的に示した 断面図である。

【図8】

本発明の第1の実施形態に係る半導体装置の製造工程の一部を模式的に示した 断面図である。

【図9】

本発明の第1の実施形態に係る半導体装置の製造工程の一部を模式的に示した 断面図である。

【図10】

図9に示したパターンの形成領域を模式的に示した平面図である。

【図11】

本発明の第1の実施形態に係り、キャパシタの等価回路を示した図である。

【図12】

本発明の第2の実施形態に係る半導体装置の製造工程の一部を模式的に示した 断面図である。

【図13】

本発明の第2の実施形態に係る半導体装置の製造工程の一部を模式的に示した 断面図である。

【図14】

本発明の第2の実施形態に係る半導体装置の製造工程の一部を模式的に示した 断面図である。

【図15】

本発明の第2の実施形態に係る半導体装置の製造工程の一部を模式的に示した 断面図である。

【図16】

本発明の第2の実施形態に係る半導体装置の製造工程の一部を模式的に示した 断面図である。

【図17】

本発明の第2の実施形態に係る半導体装置の製造工程の一部を模式的に示した 断面図である。

【図18】

本発明の第2の実施形態に係る半導体装置の製造工程の一部を模式的に示した 断面図である。

【図19】

本発明の第2の実施形態に係り、キャパシタの等価回路を示した図である。

【図20】

本発明の第3の実施形態に係る半導体装置の製造工程の一部を模式的に示した 断面図である。

【図21】

本発明の第3の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。

【図22】

本発明の第3の実施形態に係る半導体装置の製造工程の一部を模式的に示した 断面図である。

【図23】

本発明の第3の実施形態に係る半導体装置の製造工程の一部を模式的に示した 断面図である。

【図24】

本発明の第3の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。

【図25】

本発明の第3の実施形態に係る半導体装置の製造工程の一部を模式的に示した 断面図である。

【図26】

従来技術に係り、チップコンデンサの構成を模式的に示した図である。

【図27】

従来技術の問題点を説明するための図である。

【符号の説明】

- 11、12、21、22、23、24…キャパシタ
- 101…シリコン基板
- 102…素子分離領域
- 103…ゲート電極
- 104…拡散領域
- 105、114、115、116、128…層間絶縁膜
- 106…金属膜
- 107、117、118、119…窒化シリコン膜
- 108、109、110…金属配線
- 111、112、113…バリア層
- 120…チタン膜
- 121、123、125…窒化チタン膜
- 121a、123a、125a…電極
- 122、124…窒化シリコン膜
- 125b…リング状導電部 **
- 1 2 5 c … リング状電極
- 126、127…レジストパターン
- 129a、129b…導電性接続部
- 201…チタン膜
- 202、204、206、208、210…窒化チタン膜
- 202a、204a、206a、208a、210a…電極
- 203、205、207、209…タンタルオキサイド膜


特2002-344225

- 210b…リング状導電部
- 206 c、208 c、210 c…リング状電極
- 211、212、213…レジストパターン
- 214…層間絶縁膜
- 215a、215b…導電性接続部
- 301…シリコン基板
- 302…素子分離領域
- 303…ゲート電極
- 304…拡散領域
- 305、308、319…層間絶縁膜
- 306…ビット線
- 307…コンタクトプラグ
- 309、312、315···Pt膜
- 309a、312a、315a…電極
- 310、313…チタン膜
- 3 1 1、3 1 4 ··· P Z T 膜
- 315b…リング状導電部
- 3 1 5 c … リング状電極
- 316…アルミナ膜
- 317、318…レジストパターン
- 320a、320b…導電性接続部


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】



【図26】



【図27】



【書類名】

要約書

【要約】

【課題】 キャパシタの単位面積あたりの容量を増大させることが可能な半導体 装置を提供する。

【解決手段】 第1の電極125 a と、第1の電極の下方に設けられた第2の電極123 a と、第2の電極の下方に設けられた第3の電極121 a と、第1の電極と第2の電極の間に設けられた第1の誘電体膜124と、第2の電極と第3の電極の間に設けられた第2の誘電体膜122とを含むキャパシタ構造と、キャパシタ構造を覆い、第1の電極に達する第1の穴と、第2の電極に達する第2の穴と、第3の電極に達する第3の穴とを有する絶縁膜128と、第1の穴に埋め込まれた部分及び第3の穴に埋め込まれた部分を有し、第1の電極と第3の電極を電気的に接続する第1の導電性接続部129 a と、第1の導電性接続部から離間し、第2の穴に埋め込まれた部分を有する第2の導電性接続部129 b とを備える。

【選択図】 図9

出願人履歴情報

識別番号

[000003078]

1. 変更年月日 2001年 7月 2日

[変更理由] 住所変更

住 所 東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝